詳解集成電路中MOS管的基本原理和工作特性

發(fā)布時(shí)間：2022-10-25作者來源：薩科微瀏覽：8384

前言

都說酒是穿腸藥，色是刮骨刀，那么在現(xiàn)代電子系統(tǒng)中，咱門的MOS管大哥，便是傳統(tǒng)真空管電子以及分離式固態(tài)射頻電路的意大利炮，正逐步用他那無與倫比的性能、超低的功耗、極小的尺寸把傳統(tǒng)工藝電路轟進(jìn)了歷史博物館，當(dāng)然也在不斷地提高著大家對(duì)集成電路的認(rèn)知。

為了后續(xù)設(shè)計(jì)稍微復(fù)雜的射頻有源電路，本期主要介紹下MOS管的基礎(chǔ)。我們知道在射頻微波電路中Cascode和吉爾伯特單元是最為常見的電路結(jié)構(gòu)（LNA、PA、Mixer、VGA、PS等電路中常常有使用到），那么在開聊這些稍微復(fù)雜的電路結(jié)構(gòu)之前，咋門先看看下面的一個(gè)簡化的電路，大家可先停下來，思考下：

問題導(dǎo)入：如下圖所示，假定Vth0=0.7V，忽略溝道調(diào)制效應(yīng)和體效應(yīng)（即lambda=0，gama=0），分析下圖中電路，當(dāng)Vx從0V變化到3V時(shí)，Ix是怎么樣的一個(gè)響應(yīng)曲線，同時(shí)M1管子是怎么樣工作的？？？

（小提示：大家伙可以分三種情況((0，1)；(1，1.2)；(1.2，3))去討論結(jié)果，如果有疑問可以加微波射頻網(wǎng)的小編好友然后入群討論，文末有小編的微信二維碼）

好了，言歸正傳，本篇博文的主要目的是：希望通過總結(jié)概括MOS管的基礎(chǔ)知識(shí)，1：給在校學(xué)生一個(gè)學(xué)習(xí)提綱；2：給正在求職面試的同學(xué)一個(gè)方便查閱的途徑；3：也希望本期內(nèi)容可以給從業(yè)人員一個(gè)溫故而知新的小文庫。因此，下面將按照如下內(nèi)容進(jìn)行展開：

基本概念

1）定義

MOS管，是MOSFET的簡寫（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET），MOSFET即為金屬-氧化物半導(dǎo)體場效應(yīng)晶體管，當(dāng)然我們平時(shí)還是叫MOS管比較自然一點(diǎn)，當(dāng)然我們?cè)趯?shí)際工程中為了把NMOS和PMOS做在一起，用的比較多的還是CMOS（互補(bǔ)型金屬氧化物半導(dǎo)體）。

看完上面的一段話，大家伙兒是不是還是一臉蒙圈，拋磚老哥你在說什么？？？你寫的漢字我都認(rèn)識(shí)，但為何我的大腦，任然不知道你在講啥啊！??！

小老弟/小姐妹兒，咱不急，我們接著往下看——

2）結(jié)構(gòu)

MOS管分為NMOS和PMOS，我們先拋開各種復(fù)雜的工藝流程不說，先看看NMOS它的廬山真面目，如下所示：

首先搞明白我們?yōu)槭裁匆鯩OS，其實(shí)簡單地說就是我們需要有一個(gè)器件可以以小博大，四兩撥千斤，通過較小的電壓去實(shí)現(xiàn)對(duì)大的電壓擺幅的輸出（也就是放大作用，當(dāng)然也可以是控制有無輸出，即也可以做開關(guān)）。

好了，既然MOS管是用來做控制（以小博大）器件的，那么必然有這樣一個(gè)三角關(guān)系：A和B作為發(fā)起方和受用方，而C呢就作為調(diào)控方，就好像上面的一根小小的管子，把兩杯水給安得明明白白。

在實(shí)際的工藝中，咱們就見到了如上圖提到的NMOS結(jié)構(gòu)，其中D和S就是發(fā)起方和受用方，我們通常把D叫做漏極，把S叫做源極（當(dāng)然只是這么叫，在某些特定的電壓下，他哥倆的身份是可以互換的），然后G我們把它叫做柵極（就是中間人，你也可以把它叫做以小博大的皮條客），皮條客G柵極為了避免有一天東窗事發(fā)，干活的時(shí)候會(huì)用一層薄薄的絕緣氧化物薄膜把自己和D、S隔離開來，也就是上面的氧化物有一層tox的厚度。那么D和S的距離，也就是等效柵長，我們叫做MOS管的等效溝道長度Leff，(話說，臺(tái)積電準(zhǔn)備在2025年把控制D和S的距離在量產(chǎn)到2nm，而韓國三星更為恐怖，他準(zhǔn)備在2027年把D和S的距離量產(chǎn)到1.4nm了，什么，國內(nèi)呢？這個(gè)嘛，不清楚，大家伙可以留言討論)

對(duì)了，MOS管的中文全稱叫啥來著？哦，金屬-氧化物半導(dǎo)體場效應(yīng)晶體管，那么這里我們就把金屬D、S、G以及氧化物薄膜為基礎(chǔ)的場效應(yīng)管結(jié)構(gòu)介紹完了，然后所謂半導(dǎo)體嘛，自然就是說咱們的這些個(gè)柵極G、漏極D、源極S以及氧化物薄膜的辦公室，當(dāng)然他們的辦公室不是隨隨便便選個(gè)場地就玩完，他們是選中了以低摻雜濃度的P襯底為場地，為了不壞事，場地和所謂的G、D、S盡量不要發(fā)生辦公室戀情，至少不要影響到G、D、S干活，因此在NMOS中的P襯底所謂的低摻雜就是說正常情況下基本不導(dǎo)電，只是提供場地的作用（當(dāng)然，都說日久生情，我們的襯底有時(shí)候也會(huì)對(duì)MOS管產(chǎn)生一些情愫和影響，我們?cè)诤竺娴?a target="_blank" title="MOS管" href="/products/Low-voltageMOS.html">MOS管的二級(jí)效應(yīng)中，會(huì)繼續(xù)來聊聊這段孽緣）。

好了，上面我們大概了解了MOS管的作用的基本構(gòu)成，在實(shí)際使用中，一般我們會(huì)用互補(bǔ)型的金氧半場效晶體管工藝，也就是大名鼎鼎的CMOS工藝，其結(jié)構(gòu)如下圖所示：

大家肯定會(huì)說，城市套路深，我要回農(nóng)村，咱家又不是沒地，干嘛委屈自己擠在一起干活？

我想說的是，小伙子光家里有地還不行啊，畢竟現(xiàn)在是公元2022年，現(xiàn)代社會(huì)講求的是高效與合作共贏嘛！那么當(dāng)我們把NMOS和PMOS放在一起的時(shí)候，往往可以達(dá)到事半功倍的效果，不過話又說回來，他倆經(jīng)營的事業(yè)還是有點(diǎn)不一樣的，NMOS和PMOS形成溝道的先決條件都是需要?jiǎng)輭倦妷旱淖兓?，因此天然而言，其存底摻雜的類型就有點(diǎn)區(qū)別，就好像雖然在商場里面大家都是做生意的，但是還是需要做一些隔間來區(qū)分各自的功能性，那么在CMOS工藝中，就是在P襯底上面做一個(gè)N-Well，然后PMOS就可以做到這個(gè)N-WELL里面了，這樣PMOS和NMOS就可以愉快地在一起玩耍了。

3）表示符號(hào)

為了在交流過程中更加順暢，我們的物理學(xué)家和工程師們就對(duì)NMOS和PMOS的表示符號(hào)進(jìn)行了一些定義，這個(gè)就好像我們中國的傳統(tǒng)象形文字一樣，見下圖所示：

在（a）、（b）、（c）中均是NMOS和PMOS的象形符號(hào)，大家可以按照自己的喜好去用，一般來說我們會(huì)把襯底的端電壓（B，Bulk）接到地或者VDD上面，因此用（b）、（c）的時(shí)候要多一些，其中（c）的符號(hào)表達(dá)式在數(shù)字電路中用的比較多（表示開關(guān)）。

4）常見版圖實(shí)例

相信大家在面試的時(shí)候，很多面試官為了考查大家對(duì)NMOS和PMOS管子的結(jié)構(gòu)是否理解的清楚，經(jīng)常會(huì)叫大家繪制出最為典型的反相器的截面圖，因此大家對(duì)上面給出的NMOS與PMOS的截面圖還是要多多理解下。這里給出一個(gè)經(jīng)典的反相器的原理圖和版圖（并非截面圖），供大家參考。

好了，聊完基本的MOS管概念，下面我們進(jìn)入一點(diǎn)數(shù)學(xué)的環(huán)節(jié)（不要被嚇著，其實(shí)這些數(shù)學(xué)公式也就是物理現(xiàn)象的一種表示方式，就和我們上面提到的象形文符號(hào)一樣的，他使我們的表達(dá)更加精煉，因此在這篇博文中我們不做數(shù)學(xué)推導(dǎo)，只做大自然的搬運(yùn)工），那么下面就來討論下，到底這個(gè)MOS管咋個(gè)工作的?。?！

MOS管的I/V特性

如前面所說，我們研究I/V特性不是為了推導(dǎo)而推導(dǎo)，只是為了讓我們更加清楚地了解MOS管的工作狀態(tài)，在后續(xù)的表達(dá)中可以更加簡潔精煉，因此我們本部分重點(diǎn)討論MOS管的工作狀態(tài)（主要討論NMOS管，PMOS其實(shí)很多時(shí)候就是多一個(gè)負(fù)號(hào)，大家可以自行分析下），以及如何判斷工作狀態(tài)，附帶地根據(jù)數(shù)學(xué)公式繪制出各個(gè)狀態(tài)下的I/V特性。

1）導(dǎo)通特性

如上圖所示，當(dāng)我們不斷升高VG，會(huì)有什么事情發(fā)生呢？？？我們可以看到柵極和襯底之間會(huì)等效成一個(gè)電容板，那么VG電壓升高，堆積在柵極金屬板的電荷就開始變多了，當(dāng)電荷多到形成了一個(gè)溝道，這個(gè)時(shí)候D和S就會(huì)被導(dǎo)通，此時(shí)我們的VG就是所謂的“閾值電壓”，V_TH電壓。我們接著繼續(xù)提高VG，此時(shí)溝道里面的電荷密度繼續(xù)增加，導(dǎo)致漏源電流進(jìn)一步增加。好了，那么我們剛剛提到的V_TH是一個(gè)定性分析出來的量，下面我直接給出半導(dǎo)體物理里面V_TH的計(jì)算公式：

其中

是多晶硅柵和襯底的功函數(shù)之差的電壓值，

里面的Nsub是襯底的摻雜濃度，q是電子電荷，ni是硅的本征載流子濃度，Qdep是耗盡區(qū)的電荷，Cox是單位面積的柵氧化層電容。

當(dāng)然我們實(shí)際計(jì)算不可能用上面的數(shù)學(xué)公式，因?yàn)檫@些個(gè)參數(shù)，我等凡人怕是不好測試到哦，當(dāng)然就算是燒爐子的老師傅怕也是不好得到上面的參數(shù)進(jìn)而求解到V_TH，那么我們?cè)趺磥淼玫絍_TH呢？下面且聽我把IV特性函數(shù)細(xì)細(xì)道來，當(dāng)然現(xiàn)在的工藝大廠們一般SPICE參數(shù)里面會(huì)有一個(gè)V_TH0，我們可以直接用。

2）I/V曲線函數(shù)關(guān)系

首先我們還是假設(shè)在NMOS管的柵極加上VG，源極S接地，漏極加一個(gè)VD電壓，然后根據(jù)下面的公式（看不太明白沒關(guān)系，可以到群里或者加作者好友留言討論）：

好了，不管推導(dǎo)過程的話，我們直接可以得到NMOS的漏極電流ID的數(shù)學(xué)函數(shù)表達(dá)：

也就是說，此時(shí)我們的電流與載流子遷移率、單位長度電容、V_GS、V_TH以及VDS的值相關(guān)（拋物線方程），我們對(duì)ID求一個(gè)關(guān)于VD的偏導(dǎo)并令其為0，此時(shí)就可以看到想要ID獲得[敏感詞]值，I_D為：

Bingo，相信學(xué)過模擬電路的大家，此時(shí)對(duì)I_D,max的值有一點(diǎn)點(diǎn)印象了吧，哈哈，他就是咋門NMOS管飽和時(shí)的電流啦，也就是說，當(dāng)V_D=V_GS-V_TH時(shí)，咱們的NMOS管的電流將會(huì)趨于穩(wěn)定，也就是達(dá)到飽和狀態(tài)（這個(gè)我們待會(huì)后面再來討論）。

這里我們需要對(duì)上面公式中的兩個(gè)參數(shù)，單獨(dú)拉出來說一說：

1是我們的V_GS-V_TH，這就是大名鼎鼎的“過驅(qū)動(dòng)電壓”，怎么說呢，為了形象地理解的話，我們VG剛剛達(dá)到VTH時(shí)就可以開啟，但是我們繼續(xù)加電壓（也就是VG-VTH還有余糧了），這個(gè)時(shí)候，是不是就驅(qū)動(dòng)的飛起了，所以我們這么理解過驅(qū)動(dòng)電壓沒毛病吧（哈哈，先這么理解吧，其實(shí)這個(gè)說法還是有點(diǎn)點(diǎn)值得考究的）。

2是我們的W/L，這就是我們?cè)谌粘９ぷ髦刑岬降摹皩掗L比”，在上面的公式中通過調(diào)節(jié)寬長比可以改變整個(gè)MOS管的[敏感詞]輸出電流，在后續(xù)的博文中我們還會(huì)討論到寬長比對(duì)跨導(dǎo)，噪聲，線性度等等的影響。

好了，到目前為止我們大概討論三種電流電壓狀態(tài)【哈哈，此時(shí)的你心里是不是在想：什么，什么？哪來的三種？拋磚老哥你沒騙我吧，我明明才看到1種啊，就是你說的VDS=VGS-VTH，我天，難道我眼花了？】好吧，我們把時(shí)間調(diào)回本節(jié)開始的地方：

1.當(dāng)VG小于VTH時(shí)，此時(shí)我們的管子截止，也就是我么所謂的截止區(qū)，電流為0；

2.當(dāng)VG大于VTH，且VDS≥VGS-VTH，此時(shí)管子處于飽和區(qū)，電流為：

3.當(dāng)VG大于VTH，且VDS＜VGS-VTH，此時(shí)為三極管區(qū)（也有叫線性區(qū)的），此時(shí)電流為

好了，就這些，大家伙自個(gè)體會(huì)吧（可能看到這里還是有點(diǎn)繞，沒關(guān)系后面我們還有一個(gè)比較容易判定工作在哪個(gè)區(qū)的方法）

3）跨導(dǎo)的表達(dá)

這部分內(nèi)容，就偷個(gè)懶，不在贅述其基本由來，直接根據(jù)上面的電流公式進(jìn)行一個(gè)關(guān)于輸入電壓的求偏微分，即當(dāng)管子處于飽和區(qū)時(shí)：

當(dāng)管子處于三極管區(qū)（線性區(qū)）時(shí)：

通過跨導(dǎo)的大小我們就可以知道該管子四兩撥千斤的能力，也就是說，VGS稍微變動(dòng)一下咱門的ID就可以有較大的變化，gm就是衡量這個(gè)四兩撥千斤能力的值。

4）如何快速判斷NMOS管的工作狀態(tài)

這里承接上面判斷NMOS管的工作區(qū)部分，通過上圖我們可以知道：

1.我們看橫坐標(biāo)，當(dāng)VGS小于VTH時(shí)，即豎虛線左邊，管子截止，處于截止區(qū)；

2.看橫軸VGS大于VTH時(shí)，斜虛線為VD=VGS-VTH，斜虛線上方為VDS大于VGS-VTH,管子處于saturation，即飽和區(qū)；

3.繼續(xù)看橫軸VGS大于VTH時(shí)，斜虛線為VD=VGS-VTH，斜虛線下方為VDS小于VGS-VTH,管子處于Triode，即三極管區(qū)或者叫線性區(qū)；

好了，現(xiàn)在各個(gè)工作區(qū)的區(qū)分條件大家應(yīng)該比較清楚了，那么在來補(bǔ)充一個(gè)概念，就是當(dāng)我們的MOS用于開關(guān)的時(shí)候，開啟時(shí)是處于什么狀態(tài)呢？此時(shí)開啟電阻又是多少？好了這個(gè)問題大家就自行下來找答案或者到群里討論吧。

MOS管的二級(jí)效應(yīng)

說到MOS管的二級(jí)效應(yīng)，其實(shí)呢，主要就是我們?cè)谥傲牡降哪嵌我r底與源極之間的孽緣、溝道長度效應(yīng)和亞閾值導(dǎo)通特性。

1）體效應(yīng)

說到體效應(yīng)，在之前我們都是默認(rèn)襯底端接電到了GND，也就是說我們默認(rèn)把VSB的值認(rèn)為是一個(gè)固定值，那么VTH就可以根據(jù)之前的公式去求得，BUT，我們知道當(dāng)VB變得更負(fù)（或者說VSB的相對(duì)值變得更負(fù)），那么將有更多的空穴被吸引到襯底電極，進(jìn)而留下來了大量的電荷，使得耗盡層變得更寬

因此，此時(shí)受體效應(yīng)影響的閾值電壓VTH的新的計(jì)算公式有如下表示：

VTH0就是之前的那個(gè)閾值電壓，一般我們工藝廠家會(huì)在SPICE文件中給出這個(gè)值，而VSB就是MOS管源極與襯底接觸的電壓差。

為體效應(yīng)系數(shù)，同樣的，一般我們工藝廠家會(huì)在SPICE文件中給出這個(gè)值，在我們計(jì)算的時(shí)候直接帶進(jìn)去就可以的。

2）溝道調(diào)制效應(yīng)

這個(gè)效應(yīng)發(fā)生在飽和區(qū)，如下圖所示，反型層局部電荷密度正比與VGS-VTH-V(x)，因此當(dāng)V(x)接近于VGS-VTH時(shí)，電荷密度下降為0，即反型層這個(gè)時(shí)候終止，我們提高漏極電壓與源極電壓壓差，會(huì)讓反型層比2002年的[敏感詞]場雪還要來的早一些，換句話說，隨著柵和漏之間的電壓差增大時(shí)，實(shí)際的反型溝道長度逐漸減小（哈哈，這里也就間接地說明了溝道調(diào)制效應(yīng)他并不是在截止區(qū)和三極管區(qū)）

Lambda是溝通調(diào)制調(diào)制系數(shù)，當(dāng)然在實(shí)際工程中，MOS管的SPICE參數(shù)里面會(huì)給出這個(gè)值。同樣的道理，我們可以根據(jù)新的ID求出在溝道調(diào)制效應(yīng)下面的跨導(dǎo)：

3）亞閾值導(dǎo)通特性

這個(gè)特性呢，有點(diǎn)點(diǎn)反三觀，因?yàn)槲覀冎耙恢痹诹?，?dāng)VGS小于VTH（即柵源電壓小于閾值電壓）時(shí)，管子就關(guān)斷了，但是現(xiàn)實(shí)是咱們的MOS管大兄弟的求生欲十分強(qiáng)，當(dāng)VGS約等于VTH或者略小于VTH時(shí)，還存在一個(gè)弱弱的反型層，并且有一些小小的漏源電流，那么可能大家伙又會(huì)問了，MOS管的這個(gè)小任性又會(huì)帶來什么幺蛾子呢？

以前上初高中的時(shí)候，背寫英文小作文，最為經(jīng)典莫過于“Every coin has two sides”，那么MOS管的亞閾值導(dǎo)通特性也是一樣的，一方面由于當(dāng)VGS小于VTH管子關(guān)而不斷，會(huì)導(dǎo)致管子中存在的小小的電流，這個(gè)電流一旦積少成多就是一個(gè)相當(dāng)恐怖的存在，比如上百萬甚至上億個(gè)管子工作的時(shí)候，這個(gè)小電流就會(huì)是一個(gè)可怕的功耗；那么另外一方面，當(dāng)我們的MOS管處于亞閾值區(qū)時(shí)，電流與VGS呈指數(shù)關(guān)系，此時(shí)就可以獲得較大的增益：

我們平時(shí)工作狀態(tài)在三極管區(qū)或者飽和區(qū)的正常MOS管，如何過渡到亞閾值區(qū)呢？答案就是，當(dāng)保持ID不變，增大柵寬W，使得VGS逐漸靠近甚至略小于VTH，或者我們減小電流ID,那么帶來的一個(gè)結(jié)果就是亞閾值電路的速度是很受限制的。

MOS管的抽象電路模型

1）MOS管的小信號(hào)模型

在分析MOS管小信號(hào)模型之前，我們先要搞明白為啥要花這么多時(shí)間去做這件事。首先呢，前面也提到了，我們用MOS管主要是用來做開關(guān)或者四兩撥千斤的控制放大效果，然后有了這個(gè)前提，那么我們是不是就得順著這個(gè)目標(biāo)，去分析電壓電流之間的關(guān)系？好了，既然要做這么一件事，我們想辦法搞出來一個(gè)模型，再用我們簡單的KVL/KCL規(guī)則去一頓分析，最后我們得到了用怎么樣子的“四兩”去撥動(dòng)怎么的“千斤”，換句話說，我們建立小信號(hào)模型是為了推導(dǎo)出MOS管輸出與輸入關(guān)系的數(shù)學(xué)表達(dá)。下面先給出常見的NMOS的小信號(hào)模型，后續(xù)我們逐步拆解其構(gòu)成：

如何得出上面的MOS管的小信號(hào)模型的呢？

首先，對(duì)于MOS管而言，我們?cè)跂旁炊思右粋€(gè)電壓變量，然后就可以在漏端去檢測到相應(yīng)的電流變化，也就是說MOS管可以用連接在源漏之間的壓控電流源來模擬改變化，即得到如下基礎(chǔ)模型：

然后，我們將二級(jí)效應(yīng)中的溝道調(diào)制效應(yīng)考慮進(jìn)來，也就是說此時(shí)我們的ID會(huì)多一個(gè)上文分析到的因子，我們對(duì)其除以電壓，就可以等效為一個(gè)電阻ro:

所以，此時(shí)的小信號(hào)模型可以變?yōu)檫@樣的：

再然后，我們把二級(jí)效應(yīng)中的體效應(yīng)考慮進(jìn)來，同樣的，根據(jù)上文的分析，我們的ID會(huì)多一個(gè)關(guān)于VTH的變化，也就是說，在柵源之間會(huì)存在一個(gè)VSB的相對(duì)電壓源存在，進(jìn)而會(huì)在漏端求電流時(shí)的受控源會(huì)多一個(gè)gmb*VSB的存在，所以，此時(shí)的小信號(hào)模型繼續(xù)變?yōu)椋?/span>

最后，我們?cè)侔?a target="_blank" title="MOS管" href="/products/Low-voltageMOS.html">MOS管的電容效應(yīng)考慮進(jìn)來，也就是說我們?cè)诜治鰧?dǎo)通特性那會(huì)聊到了，在MOS管內(nèi)部會(huì)存在一些溝道，可以等效為電容，那么可以簡單地得到下圖:

所以，我們將其帶入到上面考慮了MOS管二級(jí)效應(yīng)的小信號(hào)模型之中，最終我們得到了MOS管的小信號(hào)模型如下所示：

那么，如何利用該小信號(hào)模型來分析IV曲線或者跨導(dǎo)特性呢？大家可以自行下來拆解，或者如果這期反饋還不錯(cuò)，大家都在積極點(diǎn)贊轉(zhuǎn)發(fā)啥的，那么我們可以后面找個(gè)時(shí)間再出一期，來分析信號(hào)如何在該模型之中傳播的。

2）MOS管的SPICE模型

其實(shí)SPICE模型，和上面的小信號(hào)模型一樣，是描述電路特性蕓蕓眾生中的一員大將。

在我們的科學(xué)家（主要是UCB大學(xué)的教授們）和工程師們多年的努力下，找到了一套描述管子工作狀態(tài)的程序化描述語言——SPICE模型。SPICE是Simulation Program with Integrated Circuit Emphasis的縮寫，是一種功能強(qiáng)大的通用模擬電路仿真器，描述器件內(nèi)部的實(shí)際電氣連接，該程序是美國加利福尼亞大學(xué)伯克利分校電工和計(jì)算科學(xué)系開發(fā)的，主要用于集成電路的電路分析程序中，Spice的網(wǎng)表格式變成了通常模擬電路和晶體管級(jí)電路描述的標(biāo)準(zhǔn)，其[敏感詞]版本于1972年完成，是用Fortran語言寫成的，1975年推出正式實(shí)用化版本，1988年被定為美國國家工業(yè)標(biāo)準(zhǔn)，主要用于IC，模擬電路，數(shù)模混合電路，電源電路等電子系統(tǒng)的設(shè)計(jì)和仿真。

好了，到底什么是SPICE模型？能不能具體化一點(diǎn)，哈哈，咱就不賣關(guān)子了，本文就搬運(yùn)一個(gè)0.5um CMOS工藝的“LEVEL1” SPICE模型：

有沒有驚訝到您，這這這，為啥就只個(gè)表格呢？哈哈，對(duì)頭，其實(shí)它就是一個(gè)表格，通過程序語言來建立各個(gè)網(wǎng)格之間的關(guān)系的。那么這個(gè)咋個(gè)看呢？如下：

當(dāng)然，還有一些描述MOS管的模型，比如IBIS模型，Verilog-AMS模型和VHDL-AMS模型等等，咱們就不一一去訴說了，當(dāng)然，最主要的還是我不太會(huì)、不了解。。。

免責(zé)聲明：本文采摘自網(wǎng)絡(luò)，僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。

上一條：晶體三極管結(jié)構(gòu)及其工作原理詳解
下一條：芯片燒毀失效分析